Chip GaN de 650 V em modo de depleção: o futuro dos interruptores de potência cascode
O interruptor de alimentação Cascode: tornando o GaN normalmente ligado utilizável.
Entendendo o comportamento em modo de depleção
Os HEMTs de GaN em modo de depleção são dispositivos normalmente ligados. Isso significa que conduzem corrente quando a tensão entre porta e fonte (V_GS) é 0V. Embora eficientes, isso representa um risco de segurança em circuitos padrão que geralmente exigem um comportamento à prova de falhas do tipo "normalmente desligado".
A Solução Cascade
Para resolver isso, os engenheiros utilizam uma topologia cascode. Essa configuração híbrida combina o chip GaN normalmente ligado com um MOSFET de silício (Si) de baixa tensão em série.
| Estado | Chip de GaN (Modo de Depleção) | MOSFET de silício (modo de enriquecimento) | Resultado |
|---|---|---|---|
| SOBRE | Conduzindo (V_GS = 0V) | Totalmente aprimorado (V_GS = +10V) | Caminho de condução de baixa resistência R_DS(ON) |
| DESLIGADO | Condução (V_GS | Desligado (V_GS = 0V) | Fluxo de corrente interrompido (seguro) |
Essa configuração cria um interruptor normalmente desligado que é acionado pelo gate de silício padrão, garantindo compatibilidade com os circuitos integrados de acionamento de gate existentes, amplamente disponíveis nas cadeias de suprimentos dos EUA e da Ásia.
Melhores práticas para projeto em cascata
- Componentes compatíveis: Selecione um MOSFET de silício com R_DS(ON) abaixo de 3,6 mΩ para corresponder ao desempenho do chip de GaN.
- Reduzir a indutância: Mantenha a indutância parasita nos circuitos de porta/potência abaixo de 1 nH para evitar oscilações.
- Acionamento padrão: Utilize acionadores de portão padrão de 10-12V.
Estratégias eficazes de resfriamento
- Dissipadores de calor de baixa resistência térmica: O objetivo é obter um R_θSA inferior a 1°C/W para transferir calor para o ambiente externo.
- TIMs avançados: Utilize materiais de interface térmica (TIMs) de alta qualidade para eliminar espaços de ar entre o chip e o dissipador de calor.
- Resfriamento ativo: Para carregadores de veículos elétricos de escala quilowatt, o resfriamento líquido ou por ar forçado geralmente é necessário.
Exemplo de cálculo térmico
Para um engenheiro de projeto que verifica as margens de segurança:
Dado:
- Dissipação de potência (P_D): 50 W
- Resistência térmica (R_θJC): 0,8 °C/W
Cálculo:
- ΔT = 0,8 × 50 = aumento de 40 °C
Veredito: Se a caixa for mantida a 90°C, T_J será de 130°C. Isso é seguro para operação (abaixo do limite de 150°C).
Aplicações-alvo para chips FET de GaN de 650 V
- Servidores e Telecomunicações (América do Norte/Europa): Utilizado em fontes de alimentação com classificação Titanium para centros de dados de hiperescala que exigem conversores ressonantes PFC e LLC de alta frequência (até 500 kHz).
- Carregadores para veículos elétricos (China/Alemanha): Essenciais para carregadores de bordo (OBC) com eficiência de 98,5% e conversores CC-CC para reduzir o peso do veículo e aumentar a autonomia.
- Energia Solar e Renováveis (Global): Viabilizando microinversores menores e mais confiáveis para armazenamento de energia solar residencial.
- Automação Industrial: Acionamentos de motores de alta frequência e precisão para robótica e manufatura.
Desafios e soluções de design
| Desafio | Causa | Solução |
|---|---|---|
| Oscilações Parasitas | A comutação com alta taxa de variação de tensão (dV/dt) excita a indutância das trilhas da placa de circuito impresso (PCB). | Minimize as áreas dos loops; use resistores de amortecimento (2-10Ω); otimize o layout da placa de circuito impresso. |
| Proteção de portão eletrônico | O GaN possui limites rígidos de tensão de porta (geralmente ±20V). | Utilize limitadores de tensão ou diodos Zener; verifique a integridade do sinal. |
| Fuga térmica | R_DS(ON) aumenta com o calor, criando um ciclo de feedback. | Implementar monitoramento térmico ativo e lógica automática de redução de potência/desligamento. |
Perguntas frequentes: Desafios e soluções de design
P: Como faço para eliminar oscilações parasitas em circuitos de GaN?
Causa: A comutação com alta taxa de variação de tensão (dV/dt) excita a indutância da trilha da placa de circuito impresso.
Solução: Minimizar as áreas dos loops; usar resistores de amortecimento (2-10Ω); otimizar o layout da placa de circuito impresso para indutância ultrabaixa.
P: Como posso proteger a entrada de veículos?
Causa: O GaN possui limites rígidos de tensão de porta (geralmente ±20V).
Solução: Utilize limitadores de tensão ou diodos Zener e verifique a integridade do sinal durante a fase de prototipagem.
P: Como posso evitar a fuga térmica?
Causa: R_DS(ON) aumenta com o calor, criando um ciclo de feedback.
Solução: Implementar monitoramento térmico ativo e lógica automática de redução de potência/desligamento no circuito integrado de controle.