650-V-GaN-Die im Verarmungsmodus: Die Zukunft der Kaskoden-Leistungsschalter
Der Kaskoden-Leistungsschalter: Wie man normalerweise eingeschaltetes GaN nutzbar macht
Verständnis des Entladungsmodusverhaltens
GaN-HEMTs im Verarmungsmodus sind normalerweise leitend. Das bedeutet, dass sie Strom leiten, wenn die Gate-Source-Spannung (V_GS) 0 V beträgt. Obwohl dies effizient ist, stellt es in Standardschaltungen, die üblicherweise ein ausfallsicheres Verhalten („normalerweise ausgeschaltet“) erfordern, ein Sicherheitsrisiko dar.
Die Cascode-Lösung
Um dieses Problem zu lösen, nutzen Ingenieure eine Kaskodentopologie. Diese Hybridkonfiguration kombiniert den normalerweise leitenden GaN-Chip mit einem Niederspannungs-Silizium-MOSFET in Reihe.
| Zustand | GaN Die (Depletion-Mode) | Si-MOSFET (Anreicherungsmodus) | Ergebnis |
|---|---|---|---|
| AN | Leitend (V_GS = 0V) | Vollständig erweitert (V_GS = +10V) | Leitpfad mit niedrigem R_DS(ON) |
| AUS | Leitend (V_GS | Ausgeschaltet (V_GS = 0V) | Stromfluss unterbrochen (sicher) |
Diese Konfiguration erzeugt einen normalerweise ausgeschalteten Schalter, der über das Standard-Silizium-Gate angesteuert wird und somit die Kompatibilität mit den in den USA und Asien weit verbreiteten Gate-Treiber-ICs gewährleistet.
Bewährte Verfahren für das Cascode-Design
- Passende Komponenten: Wählen Sie einen Si-MOSFET mit einem R_DS(ON)-Wert unter 3,6 mΩ, um die Leistung des GaN-Chips zu erreichen.
- Induktivität reduzieren: Parasitäre Induktivität in Gate-/Leistungsschleifen unter 1 nH halten, um Überschwingen zu vermeiden.
- Standardansteuerung: Verwenden Sie Standard-10-12V-Gate-Ansteuerungen.
Effektive Kühlstrategien
- Kühlkörper mit niedrigem Wärmewiderstand: Ziel ist ein R_θSA-Wert unter 1°C/W, um Wärme an die Umgebung abzugeben.
- Fortschrittliche Wärmeleitmaterialien: Hochwertige Wärmeleitmaterialien (TIMs) werden verwendet, um Luftspalte zwischen Chip und Kühlkörper zu eliminieren.
- Aktive Kühlung: Bei Ladegeräten für Elektrofahrzeuge im Kilowattbereich ist häufig eine Flüssigkeitskühlung oder eine Zwangsluftkühlung erforderlich.
Beispiel für eine thermische Berechnung
Für einen Konstruktionsingenieur, der Sicherheitsmargen überprüft:
Gegeben:
- Verlustleistung (P_D): 50 W
- Wärmewiderstand (R_θJC): 0,8 °C/W
Berechnung:
- ΔT = 0,8 × 50 = 40 °C Temperaturanstieg
Ergebnis: Wird das Gehäuse bei 90 °C gehalten, beträgt T_J 130 °C. Dies ist für den Betrieb unbedenklich (unterhalb der Grenze von 150 °C).
Zielanwendungen für 650V GaN FET-Chips
- Server & Telekommunikation (Nordamerika/Europa): Wird in Netzteilen der Titanium-Klasse für Hyperscale-Rechenzentren eingesetzt, die hochfrequente PFC- und LLC-Resonanzwandler (bis zu 500 kHz) benötigen.
- Ladegeräte für Elektrofahrzeuge (China/Deutschland): Unentbehrlich für 98,5% effiziente Onboard-Ladegeräte (OBC) und DC-DC-Wandler zur Reduzierung des Fahrzeuggewichts und zur Verlängerung der Reichweite.
- Solar & Erneuerbare Energien (Global): Entwicklung kleinerer, zuverlässigerer Mikro-Wechselrichter für die Speicherung von Solarenergie in Privathaushalten.
- Industrieautomation: Präzise Hochfrequenz-Motorantriebe für Robotik und Fertigung.
Designherausforderungen und Lösungsansätze
| Herausforderung | Ursache | Lösung |
|---|---|---|
| Parasitäre Oszillationen | Hohe Schaltgeschwindigkeiten (dV/dt) regen die Leiterbahninduktivität auf der Leiterplatte an. | Minimieren Sie die Schleifenflächen; verwenden Sie Dämpfungswiderstände (2-10Ω); optimieren Sie das Leiterplattenlayout. |
| Torantriebsschutz | GaN hat strenge Gate-Spannungsgrenzen (oft ±20V). | Verwenden Sie Spannungsklemmen oder Zenerdioden; überprüfen Sie die Signalintegrität. |
| Thermisches Durchgehen | R_DS(ON) steigt mit der Temperatur an und erzeugt so eine Rückkopplungsschleife. | Implementieren Sie eine aktive Temperaturüberwachung und eine automatische Leistungsreduzierungs-/Abschaltlogik. |
Häufig gestellte Fragen: Designherausforderungen und Lösungen
F: Wie kann ich parasitäre Schwingungen in GaN-Schaltungen unterbinden?
Ursache: Hohe Schaltgeschwindigkeiten (dV/dt) regen die Leiterbahninduktivität auf der Leiterplatte an.
Lösung: Schleifenflächen minimieren; Dämpfungswiderstände (2-10Ω) verwenden; Leiterplattenlayout für extrem niedrige Induktivität optimieren.
F: Wie schütze ich den Gate Drive?
Grund: GaN hat strenge Gate-Spannungsgrenzen (oft ±20V).
Lösung: Verwenden Sie Spannungsklemmen oder Zenerdioden und überprüfen Sie die Signalintegrität während der Prototyping-Phase.
F: Wie kann ich ein thermisches Durchgehen verhindern?
Ursache: R_DS(ON) steigt mit der Temperatur an und erzeugt so eine Rückkopplungsschleife.
Lösung: Implementierung einer aktiven Temperaturüberwachung und einer automatischen Derating-/Abschaltlogik im Steuer-IC.